計(jì)算機(jī)組成原理課程設(shè)計(jì)
連續(xù)輸入5個(gè)有符號(hào)整數(shù)（8位二進(jìn)制補(bǔ)碼表示,用十六進(jìn)制數(shù)輸入）,求最大的負(fù)數(shù)并輸出顯示.
說(shuō)明：①5個(gè)有符號(hào)數(shù)從外部輸入；
②一定要使用符號(hào)標(biāo)志位（比如說(shuō)SF）,并且要使用為負(fù)的時(shí)候轉(zhuǎn)移（比如JS）或不為負(fù)的時(shí)候轉(zhuǎn)移（比如JNS）指令.
采用單數(shù)據(jù)總線結(jié)構(gòu)的運(yùn)算器,不采用RAM；
★（范例）求1到任意一個(gè)整數(shù)N之間的所有奇數(shù)之和并輸出顯示,和為單字長(zhǎng)
說(shuō)明：N從開關(guān)輸入,和從數(shù)碼管輸出,然后輸出顯示停止.
采用單數(shù)據(jù)總線結(jié)構(gòu)的運(yùn)算器,不采用RAM；
★（范例）求1到任意一個(gè)整數(shù)N之間的所有奇數(shù)之和并輸出顯示,和為單字長(zhǎng)
說(shuō)明：N從開關(guān)輸入,和從數(shù)碼管輸出,然后輸出顯示停止.
3.1.2 課程設(shè)計(jì)完成的內(nèi)容
1.完成系統(tǒng)的總體設(shè)計(jì),畫出模型機(jī)數(shù)據(jù)通路框圖；
2.設(shè)計(jì)微程序控制器（CISC模型計(jì)算機(jī)）的邏輯結(jié)構(gòu)框圖；
3.設(shè)計(jì)機(jī)器指令格式和指令系統(tǒng)；
4.設(shè)計(jì)時(shí)序產(chǎn)生器電路；
5.設(shè)計(jì)所有機(jī)器指令的微程序流程圖；
6.設(shè)計(jì)操作控制器單元；
7.設(shè)計(jì)模型機(jī)的所有單元電路,并用VHDL語(yǔ)言（也可使用GDF文件----圖形描述文件）對(duì)模型機(jī)中的各個(gè)部件進(jìn)行編程