幫忙分析下vHdl程序中(5 DOWNTO 0); 表示什么 怎么來的
ARCHITECTURE Behavioral OF FIFO IS
TYPE fifo_array IS ARRAY(0 TO 63) OF STD_LOGIC_VECTOR(7
DOWNTO 0);
—定義長為64寬為8的數(shù)組類型
SIGNAL fifo_memory :fifo_array; —定義FIFO的儲存介質(zhì)；
SIGNAL full_flag :STD_LOGIC; —內(nèi)部滿標(biāo)志信號；
SIGNAL empty_flag :STD_LOGIC; —內(nèi)部空標(biāo)志信號
SIGNAL read_addr :STD_LOGIC_VECTOR(5 DOWNTO 0); —讀地址
SIGNAL write_addr :STD_LOGIC_VECTOR(5 DOWNTO 0); —寫地址